English

松本 和也

Kazuya Matsumoto
公立大学法人会津大学
コンピュータ理工学部 コンピュータ理工学科
コンピュータ工学部門 分散並行処理学講座
准教授
博士(コンピュータ理工学)

業績リスト

論文誌

  1. 松本 和也, 塙 敏博, 児玉 祐悦, 藤井 久史, 朴 泰祐, "密結合並列演算加速機構TCAによるGPU間直接通信におけるCollective通信の実装と性能評価," 情報処理学会論文誌コンピューティングシステム(ACS), Vol. 8, No.4, 情報処理学会, pp. 36-49, 2015年11月. [一般論文,査読有り]
  2. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Blocked united algorithm for the all-pairs shortest paths problem on hybrid CPU-GPU systems," IEICE Transactions on Information and Systems, Special Section on Parallel and Distributed Computing and Networking, E95-D, No. 12, IEICE, pp. 2759-2768, December 2012. DOI:10.1587/transinf.E95.D.2759 [一般論文,査読有り] pdf (copyright(c)2012 IEICE)
  3. Kazuya Matsumoto, Stanislav G. Sedukhin, "A solution of the all-Pairs shortest paths problem on the Cell Broadband Engine processor," IEICE Transactions on Information and Systems, E92-D, No. 6, IEICE, pp. 1225-1231, June 2009. DOI:10.1587/transinf.E92.D.1225 [一般論文,査読有り] pdf (copyright(c)2009 IEICE)

国際会議・国際ワークショップ

  1. Kazuya Matsumoto, Norihisa Fujita, Toshihiro Hanawa, Taisuke Boku, "Implementation and Evaluation of NAS Parallel CG Benchmark on GPU Cluster with Proprietary Interconnect TCA," In the 12th International Meeting on High Performance Computing for Computational Science (VECPAR 2016), Porto, Portugal, June 30 - July 1, 2016. [一般論文,査読有り]
  2. Kazuya Matsumoto, Norihisa Fujita, Toshihiro Hanawa, Taisuke Boku, "Implementation and Performance Evaluation of NAS Parallel CG Benchmark on GPU Cluster with Proprietary Interconnect TCA," In HPC in Asia (session in ISC 2016), Frankfurt, Germany, June 22, 2016. [ポスター,査読有り]
  3. Toshihiro Hanawa, Hisafumi Fujii, Norihisa Fujita, Tetsuya Odajima, Kazuya Matsumoto, Taisuke Boku, "Evaluation of FFT for GPU cluster using Tightly Coupled Accelerators architecture," In the 4th Workshop on Heterogeneous and Unconventional Cluster Architectures and Applications (HUCAA 2015) - Proceedings of the IEEE Cluster 2015, IEEE, pp. 635-641, Chicago, Illinois, USA, September 8-11, 2015. DOI:10.1109/CLUSTER.2015.113 [一般論文,査読有り]
  4. Toshihiro Hanawa, Hisafumi Fujii, Norihisa Fujita, Tetsuya Odajima, Kazuya Matsumoto, Yuetsu Kodama, Taisuke Boku, "Improving Strong-Scaling on GPU Cluster Based on Tightly Coupled Accelerators Architecture," In Proceedings of the IEEE Cluster 2015, IEEE, pp. 88-91, Chicago, Illinois, USA, September 8-11, 2015. DOI:10.1109/CLUSTER.2015.154 [短報,査読有り]
  5. Kazuya Matsumoto, Toshihiro Hanawa, Yuetsu Kodama, Hisafumi Fujii, Taisuke Boku, "Implementation of CG method on GPU cluster with proprietary interconnect TCA for GPU direct communication", In The Fifth International Workshop on Accelerators and Hybrid Exascale Systems (AsHES 2015) - Proceedings of the 2015 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW 2015), IEEE, pp. 647-655, Hyderabad International Convention Centre, Hyderabad, India, May 25, 2015. DOI:10.1109/IPDPSW.2015.102 [一般論文, 査読有り]
  6. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Performance tuning of matrix multiplication in OpenCL on different GPUs and CPUs," In the 3rd International Workshop on Performace Modeling, Benchmarking and Simulation of High Performance Computer Systems (PMBS12) - Proceedings of the 2012 SC Companion: High Performance Computing, Networking, Storage and Analysis (SCC), IEEE CS's Conference Publishing Service, pp. 396-405, Salt Palace Convention Center, Salt Lake City, Utah, USA, November 12, 2012. DOI:10.1109/SC.Companion.2012.59 [一般論文,査読有り]
  7. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Implementing a code generator for fast matrix multiplication in OpenCL on the GPU," In Special Session: Auto-Tuning for Multicore and GPU (ATMG) - Proceedings of the IEEE 6th International Symposium on Embedded Multicore SoCs (MCSoC-12), IEEE Computer Society, pp. 198-204, University of Aizu, Aizu-Wakamatsu City, Fukushima, Japan, September 20-22, 2012. DOI:10.1109/MCSoC.2012.30 [一般論文,査読有り] Manuscript is available (ftp) as Technical Report 2012-002, The University of Aizu.
  8. Kazuya Matsumoto, "The algebraic path problem on hybrid CPU-GPU systems," SC11 Early Adopters Ph.D. Workshop: Building the Next Generation of Application Scientists," The Grand Hyatt Seattle, Seattle, WA, USA, November 14, 2011. [ポスター]
  9. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Blocked all-pairs shortest paths algorithm for hybrid CPU-GPU system," In Proceedings of the 13th IEEE International Conference on High Performance Computing and Communications (HPCC-2011), IEEE Computer Society Press, pp. 145-152, The Banff Center, Banff, Alberta, Canada, September 2-4, 2011. DOI:10.1109/HPCC.2011.28 [一般論文,査読有り]
  10. Kazuya Matsumoto, Naohito Nakasato, Tomoya Sakai, Hideki Yahagi, Stanislav G. Sedukhin, "Multi-level optimization of matrix multiplication for GPU-equipped systems," In Proceedings of the 11th International Conference on Computational Science (ICCS 2011), Volume 4, Elsevier B.V., pp. 342-351, Nanyang Technological University, Singapore, June 1-3, 2011. DOI:10.1016/j.procs.2011.04.036 [一般論文,査読有り] slides
  11. Kazuya Matsumoto, Stanislav G. Sedukhin, "Matrix multiply-add in min-plus algebra on a short-vector SIMD processor of Cell/B.E.," In the International Workshop on Advances in Networking and Computing (WANC): Proceedings of the First International Conference on Networking and Computing (ICNC'10), IEEE CS's Conference Publishing Service, pp. 272-274, Hiroshima University, Higashi Hiroshima, Japan, November 17-19, 2010. DOI:10.1109/IC-NC.2010.29 [短報,査読有り]
  12. Shodai Yokoyama, Kazuya Matsumoto, Stanislav G. Sedukhin, "Matrix inversion on the Cell/B.E. processor," In Proceedings of the 11th IEEE International Conference on High Performance Computing and Communications (HPCC-09), IEEE Computer Society Press, pp. 148-153, Korea University, Seoul, Korea, June 25-27, 2009. DOI:10.1109/HPCC.2009.78 [一般論文,査読有り]
  13. Kazuya Matsumoto, Dmitry Vazhenin, Stanislav G. Sedukhin, "Transitive closure on the PlayStation 3," In Proceedings of the 2nd international Workshop on Automatic Performance Tuning (iWAPT 2007), p. 33, University of Tokyo, Tokyo, Japan, September 20-21, 2007. [ポスター論文]

国内会議・国内研究会

  1. 松本 和也, 朝比 祐一, 伊奈 拓也, 井戸村 泰宏, 核融合シミュレーションコードのGPUクラスタにおける高性能実装", 日本原子力学会2016年秋の大会, 2L15, 1 page, 久留米シティプラザ, 福岡県久留米市, 2016年9月7日-9日. [予稿]
  2. 佐藤 賢太, 藤田 典久, 塙 敏博, 松本 和也, 朴 泰祐, Khaled Ibrahim, "密結合並列演算加速機構TCAによるGPU対応GASNetの実装と評価," 2016年ハイパフォーマンスコンピューティングと計算科学シンポジウム (HPCS2016) 論文集, pp. 68-76, 東北大学片平キャンパス 片平さくらホール, 宮城県仙台市, 2016年6月6日-7日. [一般論文, 査読有り]
  3. 佐藤 賢太, 藤田 典久, 塙 敏博, 松本 和也, 朴 泰祐, Khaled Ibrahim, "密結合並列演算加速機構TCAによるGPU対応GASnetの実装," 情報処理学会研究報告, Vol. 2016-HPC-153, No. 28, 10ページ, 第153回ハイパフォーマンスコンピューティング研究発表会, 道後温泉 ホテル椿舘/にぎたつ会館 三階鳳凰の間, 愛媛県松山市, 2016年3月1日-3日. [研究報告]
  4. 松本 和也, 塙 敏博, 藤田 典久, 桑原 悠太, 朴 泰祐, "密結合並列演算加速機構TCAによる並列GPUコードの性能予測モデル," 情報処理学会研究報告, Vol. 2015-HPC-150, No. 35, 8ページ, 2015年並列/分散/協調処理に関する『別府』サマー・ワークショップ (SWoPP2015), ビーコンプラザ 別府国際コンベンションセンター, 大分県別府市, 2015年8月4日-6日. [研究報告]
  5. 松本 和也, 塙 敏博, 児玉 祐悦, 藤井 久史, 朴 泰祐, "密結合並列演算加速機構TCAを用いたGPU間直接通信によるCollective通信の実装と性能評価," 2015年ハイパフォーマンスコンピューティングと計算科学シンポジウム (HPCS2015) 論文集, pp. 120-128, 東京大学 武田先端知ビル 武田ホール, 東京都文京区, 2015年5月19日-20日. [一般論文, 査読有り]
  6. Kazuya Matsumoto, Toshihiro Hanawa, Yuetsu Kodama, Hisafumi Fujii, Taisuke Boku, "Implementing CG method on GPU cluster with proprietary interconnect TCA for GPU direct communication", Annual Meeting on Advanced Computing System and Infrastructure (ACSI2015), つくば国際会議場, 茨城県つくば市, 2015年1月26日-28日. [一般論文(一般公開なし), 査読有り]
  7. 松本 和也, 塙 敏博, 児玉 祐悦, 藤井 久史, 朴 泰祐, "密結合並列演算加速機構TCAを用いたGPU間直接通信によるCollective通信の実装と予備評価," 情報処理学会研究報告, Vol. 2014-HPC-147, No. 23, 10ページ, 第205回ARC・第147回HPC合同研究発表会 (HOKKE-22), 小樽経済センターホール, 北海道小樽市, 2014年12月9日-10日. [研究報告]
  8. 松本 和也, 塙 敏博, 児玉 祐悦, 藤井 久史, 朴 泰祐, "密結合並列演算加速機構TCAを用いたGPU間直接通信によるCG法の実装と予備評価," 情報処理学会研究報告, Vol. 2014-HPC-144, No. 12, 9ページ, 第144回HPC研究発表会, 独立行政法人海洋研究開発機構 横浜研究所, 神奈川県横浜市, 2014年5月26日-27日. [研究報告]
  9. 松本 和也, 中里 直人, Stanislav G. Sedukhin, "OpenCLによる行列乗算カーネル実装と性能評価," 情報処理学会研究報告, Vol. 2012-HPC-135, No. 39, 8ページ, 2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ (SWoPP鳥取2012), とりぎん文化会館, 鳥取県鳥取市, 2012年8月1日-3日. [研究報告]
  10. 酒井 智哉, 松本 和也, 中里 直人, Stanislav G. Sedukhin, "LU Factorization on Cypress GPU," 第73回情報処理学会全国大会講演論文集, Vol. 1, pp. 205-206, 東京工業大学 大岡山キャンパス, 東京都目黒区, 2011年3月2日-4日. [短報]
  11. Kazuya Matsumoto, Naohito Nakasato, Tomoya Sakai, Stanislav G. Sedukhin, "Optimized Matrix Multiplication on GPU," 第10回ハイパフォーマンスコンピューティングと計算科学シンポジウム論文集 (HPCS2011), p. 76, 産業技術総合研究所 共用講堂, 茨城県つくば市, 2011年1月18日-19日. [ポスター論文]
  12. 松本 和也, 中里 直人, 酒井 智哉, 矢作 日出樹, Stanislav G. Sedukhin, "GPUでの行列乗算の性能評価," 次世代スーパーコンピューティング・シンポジウム2010および第1回戦略プログラム5分野合同ワークショップ, ニチイ学館 神戸ポートアイランドセンター, 兵庫県神戸市, 2011年1月17日. [ポスター]
  13. Kazuya Matsumoto, Stanislav G. Sedukhin, "Solving the Algebraic Path Problem on the Cell/B.E. Processor," 第8回先進的計算基盤システムシンポジウム論文集 (SACSIS 2010), pp. 129-130, 奈良県新公会堂, 奈良県奈良市, 2010年5月27日-28日. [ポスター論文]
  14. Shodai Yokoyama, Kazuya Matsumoto, Stanislav G. Sedukhin, "Blocked Matrix Inversion on PlayStation 3," 第7回先進的計算基盤システムシンポジウム論文集 (SACSIS 2009), pp. 175-176, 広島国際会議場, 広島県広島市, 2009年5月28日-29日. [ポスター論文]
  15. 松本 和也, "Cell/B.E.での連立一次方程式の求解の高速化," 第6回先進的計算基盤システムシンポジウム論文集 (SACSIS 2008), pp. 15-16, つくば国際会議場, 茨城県つくば市, 2008年6月11日-13日. [ポスター論文]
  16. 松本 和也, Stanislav Sedukhin, "All-Pairs Shortest Path Problem on the PLAYSTATION 3," 第19回コンピュータシステム・シンポジウム (ComSys 2007), 2ページ, 東京都江東区, 2007年11月27日-28日. [ポスター論文]

学位論文

その他

  1. 松本 和也, 藤田 典久, 朴泰祐, 塙敏博, "密結合並列演算加速機構TCAを用いたGPU間直接通信におけるCollective通信の実装と性能評価," 第7回「学際計算科学による新たな知の発見・統合・創出」シンポジウム, 筑波大学大学会館, 茨城県つくば市, 2015年10月19日-20日. [ポスター]
  2. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Implementing Level-3 BLAS Routines in OpenCL on Different Processing Units," Technical Report 2014-001, The University of Aizu, October 2014. ftp
  3. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin, "Different matrix multiplication routines in OpenCL," Presented at SC'13 Exhibits, Colorado Convention Center, Denver, Colorado, USA, November 18-21, 2013. [ポスター]
  4. Kazuya Matsumoto, Tomoya Sakai "Fast GEMM implementation on heterogeneous CPU-GPU systems," Presented at AMD Fusion Developer Summit 2012 (AFDS 12), Hyatt Regency Bellevue, Bellevue, Washington, USA, June 11-14, 2012.
  5. Kazuya Matsumoto, Tomoya Sakai, Naohito Nakasato, Stanislav G. Sedukhin "Optimization of matrix multiplication for CPU-GPU systems," Presented at SC'11 Exhibits, November 14-17, 2011. [ポスター]
  6. Kazuya Matsumoto, Naohito Nakasato, Stanislav G. Sedukhin "Blocked all-pairs shortest paths algorithm for hybrid CPU-GPU system," Presented at SC'11 Exhibits, November 14-17, 2011. [ポスター]
  7. Kazuya Matsumoto, Stanislav G. Sedukhin, "The Algebraic Path Preoblem on the Cell/B.E. Processor," Technical Report 2010-002, The University of Aizu, November 2010. [ftp]
  8. 松本 和也, "Cell/B.E.での連立一次方程式の求解の高速化," Cellスピードチャレンジ2008 公開ドキュメント, 4 pages, July 2008.

プロフィール

職歴

学歴

所属学会

  1. 情報処理学会 (IPSJ) [HPC研究会], 2008年-現在
  2. IEEE, 2009年-現在

連絡先